미래 반도체 패권 둘러싼 운명의 2나노 양산 기술 경쟁···생성 AI칩 등 수요 기대

2025년이면 누가 세계 반도체 제조기술의 진정한 패자(覇者)인지 그 윤곽이 드러난다.

세계 유수의 반도체 기업들이 차세대 스마트폰, 데이터센터, 인공지능(AI) 등에 전력을 공급할 차세대 2나노미터(1나노미터=10억분의 1m) 칩 제조기술 패권 경쟁에 명운을 걸고 경쟁중이다.

TSMC가 세계 파운드리(반도체 수탁생산) 시장에서 절반을 넘긴 부동의 1인자이지만 삼성과 인텔은 차세대 2나노 공정을 먼저 확보하는 것이 TSMC와의 격차를 줄이고 심지어 시장 패권을 확보할 최고의 분수령이 될 것임을 너무나도 잘 알고 있다.

특히 삼성전자는 독자적 최첨단 공정 기술로 2나노미터 칩 양산 기술력 확보에 사력을 다하며 TSMC를 추격중이며, 세계 반도체 업계의 맏형이라 할 인텔도 2나노(1.8나노)칩 생산기술 확보를 자신하며 이 기술 확보를 통해 파운드리 사업의 화려한 부활을 꿈꾸고 있다.

수십 년 동안 칩 제조업체들은 훨씬 더 작은 회로선폭의 제품들을 만들기 위해 노력해 왔다. 칩 위의 트랜지스터들의 전류 회로선폭이 더 작을수록 전력소비가 줄고 속도는 더 빨라진다. 오늘날 세계 파운드리업계가 2나노미터와 3나노미터 칩 양산 경쟁에 매진하는 것도 이런 이유 때문이다.

올해 나온 애플 아이폰15 프로와 프로맥스용 3나노미터칩 공급으로 대표되는 차세대 칩 공급 1라운드 전투는 TSMC의 승리로 판가름났다. 이에 2위 삼성전자는 첨단 GAA FET기술로 2나노미터 칩 양산 수율(생산품 중 우량품 비율)을 높이며 2025년 이후 최첨단 칩 시장에서 앞서나가려 하고 있다.

누구든 2나노미터칩 제조공정 기술을 먼저 양산해 상업화하는 회사가 5000억 달러(약 652조 원)가 훨씬 넘는 전세계 칩 매출(2022년)을 기록한 반도체 산업 패권을 거머쥘 우월적 위치에 서게 된다. 이는 생성 AI 서비스를 제공하는 데이터 센터용 칩 수요 급증으로 인해 더욱 성장할 것으로 예상된다.

아직까지 2나노 기술에 대한 확실한 우위를 점한 기업이 있다고 단언하긴 어렵다. 전문가들은 또 양산 시점을 아직 2년이나 남기고 있어 신기술 도입 초기에 발생하는 문제들은 칩 생산 과정에서 자연스러운 부분이라고 말한다.

분명한 것은 고성능 고효율 저전력 칩을 찾는 노력은 중단되지 않을 것이라는 점이다.

2년, 정확히는 1년여 앞으로 다가온 2나노미터 칩 양산 시장 경쟁에 대해 기존 파운드리 1위 TSMC와 추격자 삼성전자, 그리고 신규 참여자 인텔의 움직임과 현재 상황을 살펴본다.

TSMC 고급칩 시장 주도···삼성 거센 공세 제쳐

최첨단 프로세서 분야에서 세계 시장을 주도하고 있는 회사는 TSMC다. 올해 아이폰15 고급모델용 3나노미터 칩 공급경쟁에서 이를 충분히 보여주었다. 이 기세를 2나노미터로 이어갈 기세다.

TSMC는 2025년부터 ’N2‘ 칩 양산이 시작될 것이라고 밝혔다.

지난 12일 파이낸셜 타임스는 사안에 대해 직접적으로 알고 있는 두명의 소식통을 인용, “이 회사는 이미 애플과 엔비디아를 포함한 자사의 최대 고객사들에게 ’N2‘ 혹은 2나노미터 프로토타입 공정 테스트 결과를 보여주었다”고 보도했다.

이 회사는 통상적으로 애플을 주고객으로 하는 모바일 버전을 먼저 출시하며, PC용 버전과 더 높은 전력 부하를 위해 설계된 고성능 컴퓨팅 칩은 나중에 출시한다. 실제로 지난 9월 출시된 애플의 최신 플래그십 스마트폰인 아이폰15 프로와 프로맥스가 이에 해당한다.

TSMC는 이어질 2나노 공정에서도 주도권 확보에 자신감을 보이고 있다. 이 회사 관계자는 “2025년 양산을 위한 N2 기술 개발이 잘 진행되고 있다. 도입되면 (트랜지스터)밀도와 에너지 효율 모두에서 업계에서 가장 앞선 반도체 기술이 될 것”이라고 말했다.

2위 삼성전자, 2나노는 TSMC 넘기위한 디딤돌

컨설팅업체인 드렌드포스에 따르면 세계 ‘고급’ 파운드리 시장에서 TSMC의 66%에 비해 25%의 점유율을 차지하고 있는 삼성전자는 2나노미터 노드 성공으로 TSMC와의 격차를 줄일 절호의 기회라고 보고 있다.

삼성전자는 지난해 발표한 독자기술인 게이트 올어라운드(GAA) FET(펫,전계효과트랜지스터)기술을 이용해 TSMC를 넘어서려 하고 있다. 3나노칩 경쟁에서 결과적으로 패한 삼성전자가 2나노칩으로 반격을 머색하고 있는 증거가 최근 드러나고 있다.

파이낸셜타임스는 12일 보도에서 삼성과 가까운 2명의 소식통을 인용, 삼성이 이미 엔비디아를 포함한 유명 고객들의 관심을 끌기 위해 가격을 내린 최신 2나노미터 시제품을 제시했다고 전했다.

이 소식통들에 따르면 미국 퀄컴은 삼성의 ‘SF2’(2나노) 칩을 차세대 하이엔드 스마트폰 프로세서에 사용할 계획이다. 이는 퀄컴이 주력 모바일 칩 대부분을 삼성의 4나노 공정에서 TSMC의 4나노 공정으로 옮겨간 이후 운명의 대반전을 맞이하게 될 수 있다는 의미다.

삼성전자는 “2025년까지 SF2 양산 준비가 잘 돼 있다. 가장 먼저 GAA 아키텍처로 도약해 전환했기 때문에 SF3에서 SF2로의 발전이 비교적 원활할 것으로 기대한다”고 말하고 있다.

삼성은 지난해 3나노미터, 즉 ‘SF3’ 칩의 양산을 시작했고, GAA로 알려진 새로운 트랜지스터 구조로 전환한 최초의 기업이다.

삼성전자는 올해 TSMC와 3나노미터 칩 공급 경쟁을 할 때도 GAA기술을 적용한 칩을 고객들에게 제시했다. 5나노공정에서 사용된 핀펫(Fin FET) 구조가 한계에 이르렀다고 봤기 때문이다. GAA는 실리콘이 3면에서 채널과 게이트와 접했던 핀펫구조와 달리 게이트가 채널의 4개면을 둘러싸도록 설계된 구조다. 더 세밀하게 전류를 조정할 수 있어 높은 전력효율을 얻을 수 있다. 삼성전자는 3나노미터 공정에서부터 GAA 기술을 활용하기 시작했다. 다만 분석가들은 삼성이 3나노 칩을 가장 먼저 출시했지만 고객 출하 수준의 칩 비중인 수율에 고전하고 있다고 지적했다. 파이낸셜 타임스는 삼성 사정에 밝은 복수의 소식통을 인용, 3나노칩 수율이 고객 예상을 밑도는 60%에서 머물렀다고 전했다. 삼성전자는 지난 6월 2세대 3나노급 공정을 공개하기도 했다. 이에 삼성전자는 3나노 공정의 수율이 향상됐다고 밝히고 있다.

인텔도 대세로 떠오른 2나노로 패권 노린다

인텔도 2나노미터 칩 양산 기술 확보전에 가세한 주요 반도체업체 중 하나다.

인텔은 지난 9월 19일(현지시각) 캘리포니아 새너제이에서 열린 ‘인텔 이노베이션 2023’ 기조연설에서 1.8나노급 공정 ‘인텔 18A’ 기반 웨이퍼 시제품을 깜짝 공개했다. 인텔의 20A와 18A공정에 등장하는 A는 옹스트롬(Å)을 A로 대체한 문자다. 1Å이 0.1나노미터(nm)이므로 20A는 2나노미터, 18A는 1.8나노미터 공정을 의미한다.

인텔은 지난 2021년 팻 겔싱어가 최고경영자(CEO)로 취임하면서 최첨단 5개 공정을 4년 내 실현하겠다는 목표 아래 인텔 7, 인텔 4/3, 인텔 20A/18A 등 5개 공정을 개발해 오고 있다. 하지만 반도체 업계에서는 10나노급 공정 전환시 곤란을 겪었던 인텔이 2나노미터급 초미세 공정을 계획대로 실현할 수 없을 것이라며 회의적 시각을 보이기도 했다.

팻 겔싱어 CEO의 18A 웨이퍼 깜짝 공개는 이를 의식하면서 자사 기술력을 과시하려는 것으로 보인다. 그는 이날 인텔 18A 시제품 웨이퍼를 공개하고 “이 반도체를 내년 1분기에 생산 시설로 보낼 것이며 암과 에릭슨 등 고객사가 해당 공정을 활용하게 될 것”이라고 밝혔다.

인텔의 제품 성능에 대해서는 의문의 여지가 있지만 TSMC와 삼성전자보다 앞서 나갈 수 있다는 실리콘 밸리 반도체 맏형의 자존심과 의지를 드러낸 것으로 보인다.

인텔 18A 공정은 2021년 공개된 공정 로드맵 중 가장 마지막 단계에 있는 공정이다. 새로운 트랜지스터 구조인 리본펫(Ribbon FET), 그리고 반도체 후면 전력 전달 기술인 파워비아(Power Via) 기술 등이 적용된다. 내년 말 18A 생산을 시작할 예정이며, 양산 목표시점은 오는 2025년이다. 인텔은 이 기술로 자사가 첫 번째 차세대 칩 제조업체가 될 것이라고 말하고 있다.

인텔은 차세대 ‘18A’ 노드를 홍보하면서 칩 설계 회사들에게 무료 테스트 생산 서비스를 제공하고 있다.

겔싱어의 이같은 의욕적 사업 전개는 인텔에게는 일단 청신호로 받아들여진다.

인텔의 현주소는 세계 반도체 맏형이라는 말이 무색하게도 파운드리 분야에서 형편없이 뒤지고 있는 게 사실이다. 지난해 인텔의 파운드리 사업 매출은 3억1900만달러에 그쳐 주요 파운드리 업체 빅5에는 명함도 내밀지 못했다. 1위 TSMC, 2위 삼성전자는 물론, 대만UMC, 그리고 2008년 AMD에서 스핀오프한 글로벌 파운드리나 중국 SMIC에도 뒤지며 기타로 분류되는 수준이다. 삼성전자의 2022년 매출 32억3000만달러를 기록한 것에 비하면 10분의 1 수준이다. 2나노 공정 기술은 이를 일거에 만회해 기술력을 과시하고 매출 확대의 전기로 삼으려고 공들이고 있는 기술이다.

과거 인텔의 파운드리는 뒤늦게 파운드리 사업에 진출했지만 애플과 손잡으며 큰 성공을 거두었다. 추락의 시작은 인텔이 애플이 요구하는 5나노미터 공정 기술력을 확보하지 못하면서 시작됐다. TSMC와 삼성전자는 대다수 칩이 22나노 이상에서 생산되고 있던 때였지만 5나노미터 제조 공정에도 대응하며 상위 1, 2위 업체가 됐고 인텔은 이를 방치하며 추락했다.

인텔은 2020년 파운드리 사업 중단을 선언했다가 이듬해 가을 팻 겔싱어 전 CTO가 인텔 CEO에 오르면서 파운드리 사업 재개로 돌아섰다, 그리고 2나노미터 공정 파운드리 사업에 명운을 건 듯 보인다. 팻 겔싱어 CEO는 인텔이 2025년까지 2나노미터와 1.8나노미터 공정기술을 확보할 것이라고 여러차례 공언하며 이 기술 확보에 매진하고 있다.

누가 TSMC의 3나노 사실상 독점 체제 깰까

삼성전자와 인텔의 추격에도 CC 웨이 TSMC CEO는 크게 당황하지 않고 있는 듯 보인다.

지난 10월 나온 대만 회사의 내부 평가에 따르면, 그는 이미 출시된 최신 3나노미터 변종이 전력, 성능 및 밀도 면에서 인텔의 18A와 유사하다고 말했다.

삼성과 인텔은 또한 상업적인 이유에서든 중국의 대만에 대한 잠재적 위협 때문이든 간에 TSMC에 대한 절대적 의존도를 줄이고자 하는 잠재적 고객들로부터 이익을 얻고 싶어 한다.

레슬리 우 컨설팅 회사 RHCC CEO는 “주요 고객들은 TSMC에만 의존하는 것은 너무 위험하다고 생각한다”며 “2나노미터 수준의 기술을 필요로 하는 주요 고객들이 여러 파운드리를 통해 칩 생산을 확산하려고 한다”고 말했다.

반면 마크 리 번스타인 아시아반도체 분석가는 “TSMC는 비용, 효율성 및 신뢰 측면에서 여전히 우수하다”며 지정학적 요소가 효율성 및 일정과 같은 요소와 비교할 때 얼마나 의미가 있는지에 대해 의문을 제기했다.

TSMC 잡을 삼성의 무기 ‘GAA’ 트랜지스터 기술은?

게이트올어라운드(GAA) FET 기술은 삼성전자 파운드리(반도체 수탁생산) 사업의 차세대 핵심 기술이다. 세계 1위 파운드리업체 TSMC를 추격할 수 있는 비장의 무기로 꼽힌다. 삼성전자는 3나노미터 파운드리 공정에 적용하고 있다. 파운드리 사업의 성패는 고성능·저전력·초소형 반도체를 얼마나 효율적으로 제작할 수 있는지에 달려 있는데 이를 구현해 줄 기술이기 때문이다. 삼성전자는 GAA를 TSMC를 뒤집기 위한 압도적 성능의 기술로 여기고 있다.

좋은 트랜지스터란 작고, 전력을 덜 쓰면서도 성능이 뛰어난 조건을 갖춘 제품을 말한다. 이 세가지 조건을 요약해서 PPA(Performance, Power, Area)라고 한다. 즉, 고성능, 저전력, 저면적을 차지하는 트랜지스터 기술이다. 삼성전자의 GAA기술은 이를 위해 최첨단 미래 칩에 적용되는 기술이다. 삼성전자는 트랜지스터의 전류가 흐르는 통로인 게이트와 실리콘의 접합면 모양에 변화를 주어 구조 변화를 주었다.

과거에 많이 썼던 ‘평판’(플레이너) 트랜지스터는 게이트와 채널이 하나의 면으로 맞닿아 있는 ‘2D’ 구조다. 반도체 공정이 미세화될수록 트랜지스터 크기가 줄고, 게이트와 채널이 맞닿는 면적도 작아져 제 역할을 못하는 문제가 발생했다. 이에 채널을 건물을 세우듯 올려서 게이트와 채널이 맞닿는 면적을 높인 새로운 구조를 개발하게 된다. 채널 모양이 지느러미(Fin)를 닮았다고 해서 핀펫(FinFET)으로 불리는 구조다. 실리콘으로 된 게이트와 채널이 접하는 면이 넓을수록 효율이 높아진다는 점에 착안해 ‘평면’이 아닌 ‘3면에서 맞닿는’ 구조로 바꾼 것이다. 반도체의 성능은 게이트와 채널에서 누설전류를 얼마나 줄이고 효율적으로 관리하느냐에 따라 갈린다. 트랜지스터에서 전류를 컨트롤하는 게이트와 채널이 닿는 면적이 클수록 전력 효율성이 높아진다. 삼성은 5나노미터 공정까지 핀펫구조를 활용했다.

채널 면적을 극대화하기 위해 핀펫 구조보다 이 면적으로 더 발전시킨 게 GAA 방식이다. 더욱이 GAA는 핀펫의 지느러미처럼 솟은 핀부위를 종이처럼 옆으로 누인 모양인 시트(Sheet) 구조로 설계해 위로 쌓아 올리면서 같은 수평 면적의 트랜지스터에서 더 많은 전류가 흐를 수 있게 했다.

과연 2년 후 삼성전자가 2나노 칩 양산기술 경쟁에서 TSMC를 제치고 우위를 확보해 낼까.

앞서 보았듯 삼성은 이미 GAA 기술을 적용한 최첨단 초미세 공정 기술로 성능·전력·면적(PPA) 상에서 뛰어난 성능을 제공할 최적화 기술을 확보해 놓고 있다. 이제 그 결실을 얻는 것은 시간과의 싸움인 셈이다. 삼성의 엔지니어들이 GAA 기술로 괴력을 발휘해 2나노미처 양산기술을 조기에 확보해 세계 최첨단 반도체 제조기술의 패권을 확보하길 기대해 보자.